3.2 逻辑门电路

 

3.2  逻辑门电路

3.2.1  基本逻辑门电路

用来实现与、或、非这3种基本逻辑运算的电路分别称为与门、或门、非门，它们是基本的逻辑门电路。

1．与门、或门、非门

（1）与门。

能够实现与逻辑关系的电路称为与门电路，简称与门。与门可以有两个或两个以上的输入端和一个输出端。图3-15是两输入与门的逻辑符号，表3-2是它的真值表，真值表直观地反映了输入与输出的各种对应关系。由表可以看出：当与门的输入端全为高电平（用逻辑1表示）时，输出才为高电平；只要有一个输入端为低电平（用逻辑0表示），输出就为低电平。与门的逻辑表达式为：F=A·B。

表3-2  与门真值表 A B F 0 0 1 1 0 1 0 1 0 0 0 1

  

图3-15  与门逻辑符号

实现与门的电路多种多样，图3-16给出了用二极管组成的与门电路图。设高电平为3V，低电平为0V，二极管正向导通压降为0.7V。下面分情况对其输入/输出进行讨论。

·    当输入端A、B电压都为3V，且都是高电平时，两个二极管都导通，输出端F电压为3.7V，为高电平。

·    当输入端有一个处于低电平时，则与输入端连接的二极管导通，将输出电压钳制在0.7V，为低电平，这时与高电平输入端连接的二极管受反向电压影响而截止。

图3-16  二级管与门电路

（2）或门。

能够实现或逻辑关系的电路称为或门电路，简称或门。或门电路可以有多个输入端和一个输出端。图3-17给出了两输入或门的逻辑符号，图3-18画出了由二极管组成的两输入的或门电路图。分析其输入输出情况可得出以下结论。

       

图3-17  或门逻辑符号                         图3-18  二极管或门逻辑电路

·    当输入端A、B都为3V时，二极管D₁、D₂都导通，输出端F电压为3V－0.7V=2.3V，为高电平。

表3-3  或门真值表 A B F 0 0 1 1 0 1 0 1 0 1 1 1

·    当输入端有一个为低电平，另一个处于高电平时，比如A端输入3V，B端输入0V，则二极管D₁导通，D₂截止。F端电压被钳制在3V－0.7V=2.3V，输出高电平。当B端输入高电平，A端输入低电平时，输出也为高电平。

·    当输入端全为低电平0V时，由于输入端电压仍然大于电源电压V_CC，二极管D₁、D₂都导通，输出端电压为0V－0.7V=-0.7V，为低电平。

由此可见，只有输入端全为低电平时，输出才为低电平。否则，只要有一个输入端为高电平，输出就为高电平。该或门的逻辑表达式为：F=A+B，表3-3为其真值表。

（3）非门。

实现非逻辑关系的电路称为非门电路，简称非门，有时也称为反相器或倒相器。图3-19为非门的逻辑符号，图3-20为由三极管组成的非门电路，该电路有一个输入端和一个输出端，讨论其输入输出的情况得出以下结论。

       

图3-19  非门逻辑符号             图3-20  三极管组成的非门电路

·      当A端接低电平0V时，三极管基-射极电压V_BE＜0.7V，三极管发射结反向偏置，所以三极管截止，输出端为高电平，约为5V。

·      当A端接高电平3V时，三极管基-射极电压V_BE＞0.7V，且由于输入端为三极管提供较大的基极电流，使之大于深度饱和时的基极电流而饱和导通，输出电压为V_CE=0.3V，输出低电平。

表3-4  非门真值表 A F 0 1 1 0

由此可见，该电路的输入和输出为逻辑非的关系，即输入高电平时，输出低电平；输入低电平时，输出高电平。其逻辑关系为：F=A'，表3-4为它的真值表。

由于非门是很多门电路的输出，所以下面简要分析一下非门（即反相器）带负载的情况。所谓负载就是反相器输出端接的其他电路。接入的负载分两种情况：一种是负载电流流入反相器，这种负载称为灌电流负载；另一种是负载电流由反相器流出，这种负载叫做拉电流负载。

2．复合门

将基本的与门、或门、非门组合起来，就可以形成复合门，实现多重功能。下面分别介绍可形成的几种复合门。

（1）与非门。

在与门的输出端接一个非门，使与门的输出反相，就组成了一个与非门。图3-21所示为两输入与非门的逻辑符号，表3-5是它的真值表。对与非门来说，只要有一个输入为低电平，输出端就为高电平；只有输入端全为高电平时，输出才为低电平。与非门的逻辑关系为F=（AB）'。

表3-5  与非门真值表 A B F 0 0 1 1 0 1 0 1 1 1 1 0

               

       图3-21  与非门逻辑符号

（2）或非门。

表3-6  或非门真值表 A B F 0 0 1 1 0 1 0 1 1 0 0 0

在或门的输出端接一个非门，使或门的输出反相，就组成了一个或非门。图3-22是两输入或非门的逻辑符号，表3-6是它的真值表，由表可以看出，或非门只要有一个输入为1，输出就为0；只有当所有输入都为0时，输出才为1。或非门的逻辑关系为：F=（A+B）'。

（3）与或非门。

将与门、或门和非门组合起来，就组成了与或非门，实现与或非的逻辑关系。图3-23是与或非门的逻辑符号，其逻辑表达式为F=（AB+CD）'，读者自己可根据逻辑表达式画出真值表。

             

图3-22  或非门逻辑符号                     图3-23 与或非门逻辑符号

（4）异或门。

表3-7  异或门真值表 A B F 0 0 1 1 0 1 0 1 0 1 1 0

异或门实现异或逻辑关系。图3-24是异或门的逻辑符号，表3-7是它的真值表，由真值表可知，当异或门的输入相同时，输出为0；否则，当异或门的输入不同时，输出为1。其逻辑表达式为：F=AB' +A' B=A?B。

图3-24  异或门逻辑符号

（5）同或门。

同或门实现同或逻辑关系。图3-25是它的逻辑符号，表3-8是它的真值表。由真值表可以看出，当同或门的输入相同时，输出为0；反之，当其输入不同时，输出为1。同或门的逻辑表达式为：F=AB+A' B'=（A?B）'=A⊙B。

表3-8  同或门真值表 A B F 0 0 1 1 0 1 0 1 1 0 0 1

图3-25  同或门逻辑图

3．三态门与传输门

（1）三态门。

前面讨论的门电路的输出端都只有两种状态，要么输出为1，要么输出为0，并且在这两种情况下输出电阻都很小。接下来要介绍的三态门，输出除了有1或0两种状态外，还有第3种状态，称为高阻状态，也叫禁止状态，在这种状态下，输出端相当于断开。图3-26是三态与非门的逻辑符号，图中的“▽”是三态门的标记。它有一个控制端E（或E'），称为使能端。图3-26（a）是高电平有效（使能）三态门，图3-26（b）是低电平有效（使能）的三态门。其逻辑功能如下所示：

·    当E=1（或E'=0）时，输出端F=(AB)'。

·    当E=0（或E'=1）时，输出端F为高阻状态。 

（a）高电平有效

（b）低电平有效

    

图3-26  三态门逻辑符号                         图3-27  传输门逻辑符号

（2）传输门。

传输门在电路中起着开关的作用，也是数字电路中常用的器件。图3-27是传输门的逻辑符号，其中A/F表示输入/输出，即既可以做输入端，又可以做输出端，F/A含义相似。传输门与三态门一样也有控制端，为C（或C'），其逻辑功能为如下所示。

·    当控制信号C=1，C'=0时，传输门的输入输出端就像开关接通一样，输入电压可以无衰减的传输到输出端。

·    当控制信号C=0，C'=1时，传输门的输入输出端就像开关接通一样，信号通路被阻断。由于传输门具有双向传输特性，又能传输模拟信号，所以又称为双向模拟开关。

3.2.2  TTL集成门电路

将含有晶体管、电阻、电容及导线等的整个电路制作在同一块硅片上，使电路的各个元件成为一个不可分割的整体，然后进行封装，所得的这种电路称为“集成电路”（Integrated Circuit，IC）。与分立元件电路相比，集成电路具有体积小、质量轻、可靠性高、工作速度高和功耗低等特点。自20世纪60年代初问世以来，集成电路尤其是数字集成电路得到了广泛的应用。随着半导体技术和制造工艺的迅速发展，在单块硅片上集成器件的规模越来越大，集成电路的功能也越来越完善，其复杂程度也越来越高。

通常把单块硅片上集成的三极管的数目称为集成度。集成电路可有以下3种分法。

（1）按集成度分，集成电路可以分为超大规模、大规模、中规模和小规模集成电路，目前的集成度正以每两年翻一番的速度发展。

（2）按功能分，集成电路可分为数字集成电路和模拟集成电路两类。

（3）数字集成电路按制造工艺和工作机制不同可分为双极性（两种载流子导电）和单极性（一种载流子导电）两大类。晶体管-晶体管逻辑电路（Transistor Transistor Logic，TTL电路）便是一种双极性单片集成电路，它的输入端和输出端的结构形式都采用了半导体三极管，故因此而得名。

1．TTL与非门的电路结构和工作原理

（1）TTL电路结构。

图3-28所示为TTL与非门的典型电路结构。由图可以看出，该电路由3部分组成：输入级、倒相级和输出级。输入级等效于逻辑与的功能，倒相级和输出级等效于逻辑非的功能。

图3-28  TTL与非门电路结构

第一部分输入级由多发射极晶体管T₁和电阻R₁组成，输入信号通过多发射极晶体管T₁的发射结实现与逻辑。

第二部分由三极管T₂和电阻R₂、R₃组成中间倒相级，从T₂的集电极和发射极同时输出两个相位相反的信号，能同时控制输出级的T₄、T₅管工作在截然相反的工作状态。

第三部分由T₃、T₄、T₅管和电阻R₄、R₅构成“推拉式”电路，其中T₃、T₄复合管称为达林顿管。当T₅导通时，T₃、T₄截止；反之，当T₃、T₄导通时，T₅截止。

（2）TTL电路工作原理。

设电源的电压V_CC=5V，输入信号的高低电平分别为V_IH=3.6V，V_IL=0.3V，则以图3-28 TTL与非门电路结构为例来讨论其工作原理。

①输入全为高电平时的情况。

当输入信号A、B、C全为高电平3.6V时，有V_B1=V_IH+0.7V=4.3V，T₁的集电极为高电平，足以使T₁的集电结、T₂和T₅的发射结导通，假设每一个PN结导通压降为0.7V，则T₁的基极电位被钳制在2.1V左右，所以V_B1在实际上不可能等于4.3V，只能是2.1V左右，这时T₁的集电极电位为1.4V左右，因此T₁处于发射结反向偏置、集电结正向偏置的工作状态，称为“倒置”放大工作状态。此时I_B2=I_C1且很大，使T₂处于饱和导通状态，V_CE(sat)2≈0.3V。T₂的集电极电位V_C2=V_CE(sat)2 +V_BE4≈0.3V+0.7V=1V，它不能同时驱动T₃和T₄ ，所以T₃处于微导通，T₄处于截止状态，由于T₂ 的发射极向T₅提供足够的基极电流，使T₅也处于饱和状态。因此输出为低电平：V_O=V_CE(sat)5≈0.3V。

②输入至少有一个为低电平时的情况。

当输入中至少有一个为低电平时，多发射极晶体管T₁的基极和发射极之间，有一个导通压降约为0.7V，所以T₁基极电位约为0.7V+0.3V=1V，此时T₂、T₅截止。由于T₂截止，V_CC经R₂驱动T₃和T₄ ，使T₃和T₄处于导通状态，两者的导通压降之和为0.7V+0.7V=1.4V。由于T₃的基极电流很小，可忽略不计，所以输出电压V_O≈V_CC－0.7V－0.7V=3.6V。

由此可见，只要输入信号中有一个是低电平，输出就是高电平，此时T₅截止，也称电路处于关态。只有输入全是高电平时，输出才是低电平，此时T₅饱和，也称电路处于开态。

所以说该电路具有与非的逻辑功能，各晶体管的工作情况如表3-9所示。

表3-9  TTL与非门各晶体管的工作情况

在使用TTL时要注意输入端悬空的问题。当T₁管发射极全部悬空时，电源V_CC仍然通过电阻R₁和T_I的集电极向T₂管提供基极电流，使T₂、T₅管导通，T₃、T₄管截止，F端输出为0，即低电平。当T₁管发射极不是全部悬空，有0输入时，则仍由0输入的发射极决定，最终T₂、T₅管截止，T₃、T₄管导通，F输出为1，即输出高电平。可见，TTL的输入端悬空相当于接高电平。

2．TTL与非门的主要外部特性

（1）电压传输特性。

图3-29所示为TTL与非门的电压传输特性，图中曲线可分为4段：AB、BC、CD、DE。下面分别对这4段曲线的特性展开讨论。

在曲线AB段：V_I＜0.6V。输入低电平，T₁深度饱和，T₂、T₅截止，T₃、T₄导通，输出为高电平，V_O=V_OH=3.6V，属于关的状态，通常把这一段称为特性曲线的截止区。

在曲线BC段：0.6V＜V_I＜1.4V，输入超过标准的低电压，这时T₂导通，由于V_B5＜0.7V，T₅仍然截止，这时T₂工作在放大区，随着V_I的升高，V_O线性下降，这一段称为特性曲线的线性区。

在曲线CD段：输入电压上升到1.4V左右，V_B1约为2.1V，由于T₂导通电流较大，使V_B5达到0.7V左右，T₅很快由导通转为饱和，使输出幅度明显下降，这一段为电压传输特性的转折区。转折区中点对应的输入电压称为阈值电压或门槛电压，用V_th表示。

图3-29  TTL与非门的电压传输特性

在曲线DE段：随着V_I的继续升高，T₅进入深度饱和，V_ce5约为0.3V，使得输入电压的增加对输出电压影响不大，输出锁定在低电平。这时TTL电路处于开态，即输入高电平输出低电平的状态，这一段称为特性曲线的饱和区。

从电压传输特性来看，输入低电平，如小于等于0.6V，输出就为高电平。输入高电平，如大于等于1.4V，输出就为低电平。在给定高、低电平的条件下，就决定了抗干扰能力。在电压传输特性上可以求出TTL电路的抗干扰容限，即噪声容限。

（2）TTL与非门性能指标。

①输出高电平V_OH和输出低电平V_OL。

当与非门所有输入端都接高电平时，输出低电平V_OL。V_OL的大小主要由T₅的饱和深度及外接的灌电流决定。当输出空载时，V_OL约为0.3V，当输出端接负载时，V_OL将有所升高。

当与非门所有输入端不都接高电平，即至少有一个输入端接低电平时，输出高电平V_OH。当输出空载时，V_OH在3.6 V左右；当输出端接有拉电流负载时，V_OH将有所降低。

为了避免造成对输出高、低电平逻辑表示的错误，正确区分输出的是低电平还是高电平，常常要特意拉开输出低电平和高电平之间的差距，两者差距越大，逻辑1和0的区别就越明显，电路的工作状态也就越可靠。

②输入高电平V_IH和输入低电平V_IL。

V_IH为输出低电平时的输入电压值，即输入逻辑1所对应的输入电平，典型值为3.6V，产品规定的最小值为1.8V。最小值又称开门电平，用V_ON表示，实际电路中V_ON≤1.8V。当输入高电平受负向干扰影响而降低时，只要输入高电平不小于开门电平，输出仍然保持低电平，所以开门电平越小，表明电路抗负向干扰能力越强。

V_IL为输出高电平时的输入电压值，即输入逻辑0所对应的输入电平。典型值为0.3V，产品规定的最大值为0.8V。最大值又称关门电平，用V_OFF表示，实际电路中V_OFF≥0.8V。当输入低电平受正向干扰影响而增加时，只要输入低电平不大于关门电平，输出仍然保持高电平，所以关门电平越大，表明电路抗正向干扰能力越强。

③阈值电压V_th。

在TTL与非门的电压传输特性曲线中，输出电压由高电平急剧转到低电平的转折曲线的中点所对应的输入电压值称为阈值电压（或门槛电压），用V_th表示，V_th≈1.4V。

④抗干扰容限V_NH。

抗干扰容限也称噪声容限，是用来描述电路抗干扰能力的一个性能指标。

输入高电平时的抗干扰容限V_NH为在额定高电平（如3.6V）输入时使输出电平仍维持在额定值所能叠加的负向最大干扰信号（即噪声）的电压。用公式表示就是

V_NH=V_IH-V_ON=3.6 V-1.8V=1.8V

其中，V_IH表示输入高电平的额定值。在实际应用中，门电路是串联的，一个门电路的输入往往是上一个门电路的输出，因此V_IH可认为是前一级门电路的输出高电平。

输入低电平时的抗干扰容限V_NL为在额定低电平（约0.35V）输入时使输出高电平不低于额定值（3.6V）90%所能叠加的正向最大干扰信号（即噪声）的电压。用公式表示就是

V_NL=V_OFF-V_IL=0.8V-0.35V=0.45V

其中，V_IL表示输入低电平的额定值，也是上一级门电路的输出低电平。

由此可见，式中V_NH、V_NL越大，表明电路的抗干扰能力越强。

⑤ 扇入系数N_I和扇出系数N_O。

扇入系数是指一个门电路所能允许的输入端个数，N_I一般为1～5个，最多不超过8个。N_I是在电路制造时预先安排好的，使用者只需注意对多余端的处理。为了避免干扰，一般不让多余端悬空，而是接到电源正端或者与接有信号的输入端并联使用。

扇出系数表示输出端能带动的同类型与或门的个数，它反映了TTL电路的带负载能力。一般希望N_O越大越好，典型值N_O≥8，功率驱动门的N_O可达25个。

⑥ 输入低电平电流I_IL和输入高电平电流I_IH。

I_IL是输入低电平时流出输入端的电流，它流入（灌入）到前级门电路的输出端。产品规定的最大值为16mA。

I_IH是输入高电平时流出输入端的电流，它流入（灌入）到前级门电路的输出端。产品规定的最大值为40mA。

⑦ 输出低电平电流I_OL 和输出高电平电流I_OH。

I_OL是输出低电平时流入输出端的电流，称为门电路带灌电流负载的能力，也称为吸电流能力。产品规定的最大值为16mA。

I_OH是输出高电平时流出输出端的电流，称为门电路带拉电流负载的能力，也称为放电流能力。产品规定的最大值为0.4mA。

TTL电路带灌电流负载的能力比带拉电流负载的能力强。扇出系数也是由I_IL、I_IH、I_OL 和I_OH这些参数决定的。

⑧ 输入短路电流I_SD和输入漏电流I_IH。

当某一输入端接地，其余输入端悬空时，流入接地输入端的电流称为输入短路电流，典型数值为I_SD≤2.2mA。

当某一输入端接高电平，其余输入端接地时，流入接高电平端的电流称为输入漏电流，典型数值为I_IH≤70mA。

将输入电压V_i和输入电流I_i之间的关系用曲线表示出来如图3-30所示，该曲线也称TTL电路的输入特性曲线。在该曲线上可以找到I_SD和I_IH。

图3-30  TTL电路输入特性

⑨平均传输时间。

各种门电路的输出波形相对于输入波形都要延迟一定的时间，这是由器件本身的物理特性决定的，平均传输时间是描述电路工作速度的重要指标。图3-31显示了TTL与非门电路输出波形的延迟情况。图中所示，从输入脉冲上升沿达50%到输出脉冲下降沿达50%所经过的时间称为上升延迟时间t_pd1；从输入脉冲下降沿达50%到输出脉冲上升沿达50%所经过的时间称为下降延迟时间t_pd2 ，门电路的平均延迟时间为：t_pd=（t_pd1+t_pd2）/2，式中t_pd1、t_pd2的典型值为11ns和19ns，最大值为15ns和22ns。

图3-31  TTL与非门电路输出波形的延迟情况

3.2.3  TTL与非门电路的改进

上面介绍的TTL与非门电路在某些应用中仍有不足之处，于是人们研究出了一些经过改进的电路，这些电路在工作速度和抗干扰能力等方面得到了改进。

1．有源泄放电路

图3-32（a）是典型的TTL与非门电路，图3-32（b）是它的改进电路——有源泄放电路。与图3-22（a）电路相比，其主要区别是用一个三极管网络T₆、R₃、R₆代替了T₅的泄放电阻R₃，改进后的电路有如下两点优点。

（1）提高开关速度。

①当输入信号由低电平变为高电平时，T₂、T₅、T₆由截止转为饱和。图3-32（b）中，由于T₅的基极直接接在T₂的发射极，T₂、T₅几乎同时导通，而T₆的基极通过电阻R₃接在T₂的发射极，所以T₅比T₆先导通，这就使得I_E2在T₂刚导通的一段时间内，全部流入T₅的基极，使T₅迅速饱和。而对于3-32（a）电路，I_E2必须在R₃上分流，只有当R₃上有足够的电压时T₅才会导通。可见，T₅由截止转为饱和的过程中，图3-32（b）比图3-32（a）所需的开关时间要短。

②在T₅饱和后，I_E2分出一部分注入T₆，这样T₅的基极电流会减小，T₆在这里起到了分流作用。它的分流减轻了T₅的饱和深度，使之处于浅饱和状态，这种饱和深度的减弱同样提高了开关速度。

③在输入信号由高电平转为低电平时，T₂、T₅都由饱和转为截止，显然T₂先截止，对图3-32（a）电路，T₅存储的电荷只能通过R₃泄放，而对于图3-32（b）电路，只要T₅没有脱离饱和状态，T₆就工作在饱和状态，给T₅基极回路提供一个低阻泄放回路，加快T₅由饱和转为截止的开关速度。

由于这3方面的因素影响，使得开关速度有显著的提高。这种电路的平均传输时间可降至10ns。

（a）                          （b）

图3-32  TTL与非门的改进电路——有源泄放电路

（2）提高抗干扰能力。

图3-32（a）中，当U_I上升到0.6V以上时，T₂管开始导通，引起输出电压U_O的下降。图3-32（b）电路接入T₆后，U_I达到0.6V时，T₂管不会导通，不会引起U_O的下降，只有当U_I上升到1.4V时，T₂管才开始导通，输出电压U_O才开始下降。这样使得电压传输特性变陡，从而提高了电路的抗干扰能力。如图3-33所示。

2．抗饱和TTL电路

目前TTL电路中速度最高的电路形式是利用肖特基二极管使TTL电路中的三极管

图3-33  两种与非门电路传输特性的比较

无法工作到深饱和区。这种电路的具体做法是将所有有可能饱和的三极管都做成抗饱和三极管，即在三极管的基极和集电极之间并联一个肖特基二极管（SBD），这种二极管称为多属—半导体二极管，它借助于金属铝和N型硅的接触势垒产生整流作用，其特点是正向压降小，约为0.3～0.4V，比普通硅二极管的正向压降（0.7～0.8V）小得多。导电机构是多数载流子，几乎没有电荷存储效应，开关速度比一般PN结二极管高10000倍以上，故适宜于作抗饱和器件。图3-34为抗饱和三极管的电路和符号。如图所示，bc结上并了肖特基二极管，在bc结反偏时，肖特基二极管不起作用；当三极管饱和时，bc结正偏电压被肖特基二极管的正向导通电压钳位，从而限制了三极管的饱和深度。同时肖特基二极管对三极管基极的过驱动电流也有分流的作用，减小了集电区过量的存储电荷，有利于提高开关速度。

（a）电路          （b）符号

           

图3-34  抗饱和三极管                            图3-35  抗饱和TTL电路

图3-35 为抗饱和TTL电路。采取这种电路形式后，TTL电路的平均传输时间可降到10ns以下。该电路的缺点是饱和深度下降，从而降低了抗干扰电平。

3.2.4  TTL电路的其他类型

在TTL门电路系列中，除与非门之外，或非门、与或非门、异或门等这几种门的电路结构都是由与非门稍加改动或由与非门的若干部分组合得到的。

图3-36  与扩展器电路

1．与扩展器

一个TTL与非门的扇入数是有限的，但在实际应用中，有时需要更多的输入端，这时可以采用与扩展器。与扩展器实际是一个多发射极三极管。图3-36给出了它的电路图。

2．与或非门

TTL与或非门电路图如图3-37所示。它与典型的与非门电路相比，增加了T₁'、R₁'、T₂'一起组成的输入电路和反相电路，它和T₁、R₁、T₂组成的电路形式完全相同。

如图所示，T₂和T₂' 的输出端在P、Q两点并联在一起，X、Y、Z一组和A、B、C一组的电路功能相同。任何一组输入为高电平时，输出为低电平，只有每一组输入不全是高电平时，输出才为高电平。其逻辑表达式为V=（XYZ+ABC+DEF）'，这种逻辑关系为与或非。与或非门电路的逻辑符号如图3-38所示。

            

图3-37  TTL与或非门电路                        图3-38  与或非门电路的逻辑符号

3．异或门

异或运算是一种逻辑运算，是指两个输入信号相同时输出为0，而当两个输入信号不同时输出为1。图3-39是TTL异或门电路，它有两个输入端A和B，一个输出端V。图中T₁、T₆、T₈、T₉、T₁₀、T₁₁构成有源负载有源泄放的TTL与非门，而T₂、T₃、T₄、T₅、T₇、T₁₂是外加的。

图3-39  TTL异或门电路

图3-40  两与非门输出端直接相连

若A、B输入全为高电平，则T₁倒置，T₆、T₈、T₁₁导通，V为低电平。若A、B输入全为低电平，T₁集电结不通，T₆截止。A为低电平，使T₃导通，T₅截止；B为低电平，使T₂导通，T₄截止，于是U_B7为高电位，使T₇导通。由于T₆与T₇并联，T₇导通后可以使T₈、T₁₁导通，所以V为低电平。若A、B中一高一低，假设A为高电平B为低电平，对于T₁，只要A、B中有一者为低电平，U_C1就为低电平，T₆截止；B为低电平，U_B2为低电平，则T₄截止；A为高电平，T₃、T₅、T₁₂同时导通，U_B7约为1V，于是T₇、T₈、T₁₁截止，输出V为高电平。同理，A为低电平B为高电平时V也为高电平。所以输出V与输入A、B异或运算的逻辑表达示为：V=A?B=AB' +A' B。

4．集电极开路TTL门

一般的TTL与非门采用的是推拉式输出，所以不允许将两个门的输出端之间并联。图3-40所示就是两个一般的TTL与非门电路直接相连的情况。当U₁、U₂同时输出高电平或同时输出低电平时，输出端U可得到确定的高电平或低电平。但是当U₁、U₂一高电平一低电平时，理想情况下U可得到低电平，但这可能会导致与非门的损坏。如U₁为高电平，U₂为低电平，由于低电平输出门为低阻，E_C、T₄、T₅存在一个过大的电流，这个大电流不仅使T₄、T₅容易烧坏，而且使输出既非高电平又非低电平，因而使逻辑功能混乱。

为了实现TTL与非门电路的线与，即将几个门电路输出端直接相连，人们设计出了集电极开路TTL电路，简称OC电路（Open Collector）或OC门。图3-41为该电路的内部结构和逻辑符号。

由图3-41可知，OC门与普通TTL与非门的不同之处是用外接有源负载电阻代替了两极射随器T₃、T₄，因此当几个OC门的输出端并接时，不会出现电源和地之间的低阻通路。

图3-42示出了两个OC门实现线与的电路。F=（AB）'（CD）'=（AB+CD）'。

（b）符号

（a）电路

 

图3-41  集电极开路与非门                        图3-42  OC门线与

OC电路线与时，对于外接负载电阻R_L的选取，必须保证输出高、低电平时，在规定的0、1电平范围内。下面介绍外接负载电阻R_L的算法。

假设有n个OC门线与，输出接m个普通TTL与非门做负载。图3-43分别示出输出高电平和输出低电平两种情况。

（a）R_L最大值计算                              （b）R_L最小值计算

图3-43  R_L值的计算

由图3-43（a）可得

R_Lmax=（E_C-U_OH）/（nI_OH+mI_IH）

由图3-43（b）可得

R_Lmin=（E_C-U_OL）/（I_OL-pI_IS）

R_Lmin≤R_L≤R_Lmax

式中，I_OH为OC门输出截止时的漏电流；I_IH为负载管输入漏电流；I_OL为OC门允许的最大负载电流；I_IS为负载管输入短路电流；ｐ为负载门的个数。

在计算R_Lmin时，考虑最坏的情况，即只有一个OC门输出低电平，电流全部流入该OC门，其他OC门输出不予考虑。