5.7 加 法 器
5.7 加 法 器
5.7.1 一位加法器
加法器包括半加器和全加器两种。
（1）不考虑低位的进位，两个数码X和Y的算术相加称为半加，实现该功能的逻辑器件称为半加器。其真值如表5-18所示。
表5-17 半加器真值表
|
X |
Y |
F |
X |
Y |
F |
|
0 |
0 |
O |
1 |
0 |
1 |
|
0 |
1 |
1 |
1 |
1 |
0 |
根据逻辑真值表，可以列出一位半加器的逻辑函数表达式为：
|
图5-40 一位半加器
|
其逻辑电路如图5-40所示。
（2）考虑低位的进位Cn-1的两个二进制数码相加称为全加，实现该功能的逻辑器件称为全加器。其真值如表5-18所示。其中Cn是进位输出。
表5-18 全加器真值表
|
X |
Y |
Cn-1 |
F |
Cn |
X |
Y |
Cn-1 |
F |
Cn |
|
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
|
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
|
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
|
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
根据该真值表，可以写出输出的表达式为：
F=X?Y?Cn-1
Cn=XY+XCn-1+YCn-1
逻辑电路图如图5-41（a）所示，逻辑符号如图5-41（b）所示。
（a）逻辑电路图 （b）逻辑符号
图5-41 一位全加器
5.7.2 四位串行进位加法器
四位串行进位加法器是由4个一位全加器串行构成的。其原理图如图5-42所示，其中每个小方框是一个一位全加器。
图5-42 四位串行进位加法器
可见，四位串行进位加法器要等到低位进位后才能进行高位的全加，所以这种加法器虽然原理简单，但是完成运算所用的时间较长，而且位数越多，耗费的时间越长。
5.7.3 四位并行进位加法器
用串行加法器来进行运算，费时很长。为了提高运算速度，常常采用并行进位的方法（也称超前进位）。并行进位加法器与串行进位加法器的区别在于：它的进位不是由前一级的进位输出提供的，而是由专门的进位门提供。其原理图如图5-43所示，其中，下标为“4”的是最高位，下标为“1”的是最低位。
图5-43 四位并行进位加法器原理图
图5-43中左边标示进位符号C1、C2、C3、C4的逻辑门称为进位门。下面重点讨论进位门的实现原理。
（1）C1为1的条件是：C0、X1、Y1中有两个或两个以上为1。所以其逻辑表达式为：
C1=X1Y1+（X1+Y1）C0
（2）C2为1的条件是：X2、Y2同时为1；或者X2、Y2中有一个为1，同时C0、X1、Y1中有两个或两个以上为1。因此其逻辑表达式为：
C2=X2Y2+（X2+Y2）X1Y1+（X2+Y2）（X1+Y1）C0
同理，可以写出C3、C4的逻辑表达式。
（3）C3的逻辑表达式为：
C3=X3Y3+（X3+Y3）X2Y2+（X3+Y3）（X2+Y2）X1Y1+（X3+Y3）（X2+Y2）
（X1+Y1）C0
（4）C4的逻辑表达式为：
C4=X4Y4+（X4+Y4）X3Y3+（X4+Y4）（X3+Y3）X2Y2+（X4+Y4）（X3+Y3）
（X2+Y2）X1Y1+（X4+Y4）（X3+Y3）（X2+Y2）（X1+Y1）C0
这里只要求读者理解进位门的原理即可，具体的逻辑电路图这里略去不画。
